热处理技术应对新工艺新材料的挑战

来源:热处理工艺问答作者:薄鑫涛

  热处理工艺正面临来自高k和其它材料、超浅接合、应变硅、SOI,以及不断微缩生产更高效率和更加复杂的器件所带来的挑战。尽管我们在技术开发中尽量避免使用新材料,但是当现有工艺即将达到其物理极限时,我们不得不重新评估选择使用一些新材料。


  现在,半导体工业正处在一个新的转折点:掺杂杂质的分布轮廓正在向纳米水平靠近,其分布会严重影响器件性能。这就要求我们能够将杂质扩散和活化程度控制在前所未有的水平上,包括提高活化程度和减小热预算等要求。


  “栅极堆栈结构、衬底材料和接合形成方法都会出现新的变化。”Applied Materials前段产品部副总裁兼总经理Randhir Thakur说,“以上各领域都会出现新材料、新工艺、新产品开发或者新结构。如果应变硅、提升源极和SiON的工艺整合能够继续推动每年17%的性能增长速度,我们就会延迟对高k材料的需求。实际上,时间是关键因素。芯片制造商没有时间去研究这些新材料和新功能,并将他们引进到半导体工艺中,通过学习曲线进行适当的整合,然后生产出新的芯片,最后投向市场。”(图1)


1.jpg


  图1 随着工艺特性和速度要求的不断提高、复杂微细结构的引进以及特殊新材料的使用,热处理技术正面临着一系列挑战。其中有些可以通过继续挖掘潜力暂时得以延缓。但是,现有工艺不断接近物理极限的现状要求我们在新材料之间做出艰难的选择。(资料来源:Applied Materials)


  Axcelis Technology公司RTP工艺技术经理Jeff Hebb认为RTP有两大重要发展趋势。“首先是形成金属硅化物。当我们从130nm发展到90nm以及65nm时,金属硅化物会从硅化钴转变到硅化镍。几乎所有人都认为65nm工艺必须采用金属镍,甚至有人认为90nm工艺时代后期一些高性能器件就要用到它。”


  Mattson Technology公司RTP产品事业部技术总监Paul Timans预计在减小热预算的推动下,RTP应用范围会进一步扩展。他说:“既然我们已经进入纳米世界,那么对器件结构中的杂质扩散进行更加精确的控制将是十分必要的,因为杂质分布轮廓发生轻微变动就会影响器件性能。RTP另外一个非常重要的应用领域是通过退火工艺以及新材料(包括应变硅和SOI)中掺杂杂质热活化工艺的优化将寄生电阻和寄生电容降低到最小值。”


  栅极和高k电介质


  Thakur说:“只要想象一下晶体管及其周边的情况,我们就能发现几大基本结构。首先是最基本的栅极堆栈结构。栅极堆栈结构中,通常我们都使用氧化硅,而且在没有重大改变的情况下,通过微缩工艺,晶体管基本性能取得了每年17%的增长速度。现在,我们引进了新材料--氮化氧化硅,该电介质仍然是无定形体材料,氧化硅仍然是其基本组成成分。”逻辑产品从130nm工艺就开始采用氮化氧化硅技术,其它产品则取决于设计规则的变化。这种改变正在持续进行中。在应用氮化氧化硅材料的同时,多晶硅电极结构仍然保持不变。


  传统的氧化硅/标准掺杂(有时是离子注入)多晶硅栅极结构已经逐步过渡到金属硅化物、然后是氮化氧化物结构。“65nm工艺将开始使用高k电介质。”Thakur说,“那时,芯片制造商将会考虑使用金属栅极或高度掺杂的电极取代多晶硅电极。事实上,逻辑产品供应商已经开始讨论金属栅极的问题了。从栅极堆栈的角度来看,使用金属栅极已经是非常明显的趋势了。”


  从65nm工艺开始的另一重大变化就是硅衬底的改变。Thakur说:“我们已经拥有晶片表面外延和整体外延技术,并且开始考虑采用提升源/漏极结构,从而可以在外延结构中引进新功能:选择性工艺。过去二十几年中我们从来都没有采用过选择性钨和选择性FSG工艺。但是与DRAM一样,为提升源/漏极结构采用选择性外延技术是确实可行的。传统外延技术已经非常成熟,你可以加入锗提高驱动电流。”


  逻辑产品则看中了SOI衬底。尽管SOI技术还有一些问题有待解决,但是对于逻辑产品来说SOI具有明显的散热优势。要想让器件制造商采用某项技术,它必须具有低成本和高性能的优势。当工程师使尽浑身解数达到现有工艺的物理极限时,在某些方面进行改变是不可避免的。45nm工艺是否会采用SOI还不确定,但是人们普遍认为32nm工艺一定会采用SOI。Thakur说:“问题是如何制作超薄接合。从65nm工艺开始,接合变得非常浅,因此与通道相关的问题将开始显现出来。首先是对接合进行离子注入,然后是接合的形成。过去的热处理方法已经无法被接受了。这将导致可用掺杂杂质种类的改变,因为我们要求能在有限的接合上得到更高的传导率。”至于接合形成,人们会继续尝试使用一些传统方法例如RTP进行热处理和减小热预算,也许还会采用激光加热或者一些新的尖峰退火方法。


  Tokyo Electron Ltd.战略专家Bob Soave指出,关于先进栅极堆栈结构人们已经讨论了几乎十年。“这是因为人们担心微缩工艺使SiO2层不断变薄,最终导致漏电流过大。曾经有人预言0.18um以下工艺不再能够使用SiO2。然而,SiO2的使用已经超出了任何人的预计,而且还能坚持一段时间。尽管如此,继续微缩已经快达到现有材料的物理极限了,因此我们需要用其它电介质和电极材料代替SiO2。”


  这些材料可能可以通过热反应或和化学反应得到,它们不象硅氧化或硅烷沉积制备多晶硅那样简单。Soave说,“因为化学反应较复杂,而且相对来说我们也不清楚其反应机理,所以主要的问题是如何通过工艺过程控制膜的成分和电学性质,为生产制造开发出可以重复工作的反应器,并将其整合到生产线中去。”


  TEL热处理系统事业部副总裁Michael Grant在考虑高k电介质和金属栅极时发现了一些重要问题。“首先基本材料和科学的研究,然后是整合方面的问题。两年前,如果你向美国主要的逻辑器件制造商咨询他们65nm工艺的栅极策略时,他们都预计会推出高k电介质与金属栅极的试生产产品。这种状况一直持续了两年。现在他们谨慎多了,认为有可能在65nm工艺时代末期采用这种结构,而45nm是最可能采用这种结构的时期。目前,该项技术还仍然存在许多与整合相关的问题有待解决。”


  现在是器件制造商使用SiO2栅极电介质的最后阶段了。Grant说。TEL热处理系统工艺经理Tony Dip说:“微缩技术得益于电压的降低。但是现在市场上的一些高端产品,其功耗大于100W,而芯片面积小于1平方英寸(也许接近0.52平方英寸甚至更小)。我不知道是否有人关心微缩带来的其它问题,还是只要产品具有合适的运行速度和驱动电流就可以了。一方面你要得到满意的驱动电流,另一方面要减小漏电流--你该怎样在两者之间取得平衡呢?整合是一种方法,改变材料是另一种方法。芯片制造商将会在这两者之间选择更简单的那种。”


  现在已经出现了一些新材料的变化,例如高k电介质和金属栅极。看起来它们将同时被采用,甚至有人认为没有两者互相配合就不可能根本解决问题。“问题是这一技术尚未完善,还不能正常工作。”Dip说,“高k电介质在硅表面的电学响应非常复杂,而且电介质变薄会降低MOSFET通道迁移率。因此,使电介质继续变薄或采用高k电介质可能都是行不通的。如果你想消除漏电流,你就必须提高功耗,将驱动电流提高到合适的水平。但是高k电介质的很多优点就发挥不出来了。”高k电介质仍然是遥远的梦想。高k电介质成为未来技术的可能性越来越小。一些领先的IDM公司准备采用新颖的应变层技术。现在,他们生产的所有晶体管都采用氮化氧化硅作为栅极电介质,他们准备通过应变层技术--而不是高k电介质--进一步改善其性能。


  Soave却认为高k电介质时代一定会到来。“我们可能要晚些时候才会采用高k电介质,也许是第一代45nm工艺。工艺进步已经赋予“微缩”自身的特定含义。回顾过去的发展,你会发现你的目的不是缩小空间和尺寸,而是通过微缩提高性能。缩小空间和尺寸只是方法而已。完全通过尺寸微缩提高性能的时代基本上已经结束了。性能改善要通过其它方法来实现,例如更加精巧的设计、SOI、应变层、3D器件等。但是这些方法都还存在各自的问题。至于热处理,我们会通过反应器的开发和优化继续改善现有传统材料的性能,使之更加容易控制、适用范围更广、热预算更小、成本更低、更适合与先进器件进行整合。


  拓展RTP使用范围


  Mattson的目标集中在两项RTP技术上——特别是超浅接合的形成。“我们需要很浅的接合和很高的活化程度。”Timans说,“今天可供选择的技术是高温尖峰退火技术,它具有目前最大的杂质活化程度和最小的扩散程度以及很好的缺陷退火修复特性,形成的接合质量较高、漏电流较低。一直到65nm工艺这一技术都会非常重要——它能在尽量减小扩散的同时确保较高的活化程度。在先进器件时代,提高活化程度和控制扩散这对矛盾的取舍会变得越来越困难。”先进器件——特别是逻辑产品--将会采用NiSi技术制造。然而,NiSi带来了更加复杂的问题,特别是它要求RTP设备能够进行低温控制。


  Ni的工艺处理温度比钴低,因此拓展RTP使用范围时温度测量和控制是最令人感兴趣的问题。“我们的用户希望能够在RTP设备中保持金属硅化工艺。”Axcelis公司Hebb说,“但是还需要能够进行低温测量和控制。为了拓宽工艺适用范围,现在的发展方向是如何将RTP温度控制在250℃内。”


  温度降低时,物体发射的辐射强度会按指数下降。由于低温时晶片不能发射足够能量,因此采用高温计测量和控制温度比较困难。“光的干扰是另外一个问题。加热源发出的光也会传到高温计,然而我们需要测量的却是晶片发射出来的辐射或光。”加热源温度越高,情况就越糟糕。


  用热墙代替灯管进行加热会有所帮助。“我们已经推出了具有250℃温度控制能力、可用于NiSi开发的系统。”Hebb说。“用户可以采用一步工艺对NiSi进行退火,而钴一直使用两步工艺。虽然理论上镍可以采用一步工艺进行处理,但是两步工艺具有自己的优点。我们发现采用两步退火工艺(第一步低于300℃)确实会有一些正面结果。”


  ASM International公司RTP事业部经理Ernst Granneman遇到的一个严重问题是目前超过90%的RTP系统都是采用灯管进行加热的。“对于这些系统来说,最关键的问题是温度控制、可靠性、处理速度、耗材成本和缺乏低温处理能力。”Granneman补充道,用连续加热方式取代辐射加热是解决这些问题的有效方法。


  USJ(Ultra shallow junction)形成技术蓝图包括离子注入尖峰退火和固相外延结构重新生长等内容。至于接合接触,该蓝图预计将会从CoSi2过渡到NiSi。就象Granneman所说的那样,“技术蓝图中的工艺要求RTP设备具有极其优异的性能:每秒几百度的加热和冷却速度、不受晶片表面图形/发射率的影响、精确的温度控制和用于形成NiSi的低温工作能力(始于200℃)。我们相信采用传导而非辐射加热是解决问题的方法,这样USJ形成技术才可以在目前和未来工艺时代中保持延续性。其升/降温速度可以在300-900℃/sec范围内进行选择,操作温度范围为100-1100℃,具有精确的温度控制能力。”


  对于Hitachi Kokusai Electric公司技术发展中心总经理Yasuo Kunii来说,热预算是主要的工艺问题,他认为这一问题可以通过新的化学和等离子体工艺解决。“当半导体工艺从130nm发展到45nm时,热预算逐渐成为一个严重的问题。对于CVD工艺,热预算可以通过反应前体的改变而降低。例如,SiN膜采用SiH2Cl2和NH3沉积时,反应温度为700℃。如果将SiH2Cl2改成BTBAS,SiN膜沉积温度就可以降低到600℃甚至更低,从而显着减小了热预算。”(图2)


2.jpg


  图2. 随着工艺的进步,对SiN反应的热预算要求也越来越高。到65nm工艺(比较肯定的是45nm)时,为了满足工艺和生产需求,我们必然要采用新技术。(资料来源:Hitachi Kokusai)


  激光处理


  Varian半导体设备协会应用策略和工艺开发部总监Sandeep Mehta认为金属硅化反应是RTP最常见的用途。“过去几个工艺时代中,RTP在源/漏极活化和离子注入中得到了广泛的应用。”他说,“减小热预算的需求导致了从传统高温炉退火到RTP工艺的转变。新技术的开发保持了这一趋势,例如能够快速升温和冷却的尖峰退火技术可以进一步降低热预算。”


  为了使接合深度不断变浅,传统的尖峰退火方法将成为过时的技术。几年前,人们认为激光退火是形成浅接合的最佳解决办法。“激光退火的好处是不需要用灯丝进行加热。你可以利用激光快速提高温度,直至足够熔化硅晶体,从而使其高度活化。”Mehta说,“然而,从大批量生产的角度来看,这一技术还存在关键的整合问题。从技术角度来看,也存在漏电流和残留物缺陷问题,它们都会对晶体管性能造成影响。尽管该领域的研究工作仍然很活跃,但是将激光加热技术进行整合用于形成USJ是不太可行的。